En estos últimos días los próximos GPUs AMD Radeon HD 7000 Series basados en la arquitectura Graphic Core Next se han robado la atención completa de los medios informativos, y no pasa ningún día en que no se filtre algún nuevo dato. Esta vez les traeremos datos adicionales sobre la arquitectura de estos nuevos chips y algunas de sus nuevas características, las que debido a su extensión dividiremos en 2 artículos, los que trataré de exponer de la forma más simple que me sea posible.
La arquitectura Graphic Core Next
En artículos anteriores se ha tratado a fondo sobre la arquitectura Graphic Core Next, y para evitar la redundancia de datos les recomendamos leer todos los artículos anteriores sobre el tema. Para empezar aquí los esquemas de la arquitectura de los 2 chips más poderosos basados en la actual arquitectura Graphic Core Next (Tahiti), y en la anterior arquitectura VLIW 4D (Cayman):
Como se aprecia en los esquemas, Tahiti, al estar basado en la nueva arquitectura Graphic Core Next, es totalmente distinto a Cayman (VLIW 4D). El nuevo núcleo gráfico (Command Processor) de GCN mantiene el modelo Dual Engine observado en Cayman, pero sus unidades de cálculo son completamente nuevas, tenemos un par de unidades ACE (Asynchronous Compute Engine), 2 motores de geometría (Geometry Engine), y 2 unidades de rasterizado; también observamos la presencia del nuevo motor de encoding de compresión de video por hardware VCE (Video Compression Engine, el que vimos hace poco como una de las unidades del próximo APU Trinity), un nuevo motor UVD. El controlador PCIe 3.0, un controlador CrossFireX, y 6 controladores de pantalla (Eyefinity 2.0).
Vemos que Tahiti está conformado por 32 CU (Compute Units: representados como GCN en el esquema), como sabemos, cada CU está conformado por 4 procesadores vectoriales (cada uno a su vez conformado por 16 ALUs) 4 unidades de textura, y una unidad de cálculo escalar. Los CU están organizados en CUAs (Compute Unit Arrays), cada CUA contiene 4 CUs, cada CUA está vinculados a una unidad backend conformada por 4 ROPs de color y 16 ROPs Z-Stencil, y sus respectivos cache.
El controlador de memoria está conformado por 6 controladores independientes doble canal 64 bits (combinan 2 controladores de 32 bits estándar), los que totalizan un ancho de 384 bits.
Sin dudas Tahiti, por el momento el chip más potente diseñado en base a la arquitectura Graphic Core Next, luce impresionante, y por lo visto ofrecerá un gran rendimiento en juegos, así como también en cómputo GPGPU (OpenCL); vemos que también ofrece la nueva unidad VCE, la que pretende llevar una tecnología muy similar a QuickSync, pero integrada al GPU, perfecta para complementar a cualquier microprocesador que carezca de dicha tecnología, es decir perfecta para los usuarios que no poseen microprocesadores Sandy Bridge ni los futuros Ivy Bridge, con la cual podrán obtener beneficios similares (aún desconocemos su rendimiento); también faltaría saber si es posible usar el poder de cálculo combinado de las 2 unidades VCE que tendrían los usuarios de los APU Trinity al instalar una tarjeta de video discreta basada en algún GPU basado en Graphic Core Next.
Dentro de algunos minutos publicaremos la 2º y última parte de este artículo centrándonos en las nuevas características de Graphic Core Next.
Fuente: Beyond3D
