La JEDEC Solid State Technology Association, líder mundial en el desarrollo de estándares para la industria de la microelectrónica, ha anunciado (ayer) los atributos claves de su muy esperado estándar DDR4 (Double Data Rate 4). Con la publicación prevista para mediados de 2012, DDR4 representará un avance significativo en el rendimiento con un consumo de energía reducido en comparación con las tecnologías de generación anterior.
“DDR4 se está desarrollando con una amplia gama de características innovadoras diseñadas para permitir la operación de alta velocidad y una amplia aplicabilidad en una variedad de aplicaciones, incluyendo servidores, ordenadores portátiles, PCs de escritorio y productos de consumo. Su velocidad, voltaje y arquitectura se definen con el objetivo de simplificar la migración y facilitar la adopción de la norma.“
dice el comunicado de prensa.
“numerosos productores de dispositivo de memoria, sistemas, componentes y módulos están colaborando para finalizar la norma DDR4, que permitirá a los sistemas de próxima generación lograr un mayor rendimiento con un menor consumo de energía.”
dijo Joe Macri, presidente del Subcomité JC-42.3 para Memorias DRAM de la JEDEC.
Las principales características son:
Three data width offerings: x4, x8 and x16.
New JEDEC POD12 interface standard for DDR4 (1.2V).
Differential signaling for the clock and strobes.
New termination scheme versus prior DDR versions: In DDR4, the DQ bus shifts termination to VDDQ, which should remain stable even if the VDD voltage is reduced over time.
Nominal and dynamic ODT: Improvements to the ODT protocol and a new Park Mode allow for a nominal termination and dynamic write termination without having to drive the ODT pin.
Burst length of 8 and burst chop of 4.
Data masking.
DBI: to help reduce power consumption and improve data signal integrity, this feature informs the DRAM as to whether the true or inverted data should be stored.
New CRC for data bus: Enabling error detection capability for data transfers – especially beneficial during write operations and in non-ECC memory applications.
New CA parity for command/address bus: Providing a low-cost method of verifying the integrity of command and address transfers over a link, for all operations.
DLL off mode supported.
En principio se espera que estándar DDR4 este listo para finales de 2011 y se comienze su producción en 2012, pero según iSuppli DDR4 no llegará a las tiendas hasta el 2014.
